稿费

读研时投的一篇论文，意外的收到了稿费（电子与信息学报），虽然只有400元，但还是有些惊喜～～

使用开源软件CVS进行个人代码管理

虽然现在SVN风头正劲，但由于公司使用的是CVS，所以在自己家里的电脑上也装了个CVS。下面记录一下使用过程，便于以后查阅。
Linux系统一般都自带了CVS软件。在开始使用前，需要做下面的事情以初始化CVS的使用环境：
1.建立cvsroot目录。为了避免不小心将该目录整体删除了，所以我建在了/home下:
$:mkdir /home/cvsroot
2.为了便于以后的管理，建立一个组，然后将要使用cvs服务器的帐号添加到这个组里面：
#:groupadd cvs
#:adduser xx
3.将刚才建立的目录cvsroot的组改为cvs:
#: cd /home/cvsroot
#: chgrp -R cvs .
4.修改cvsroot目录的读写权限，赋予同组人读写的权限：
#: chmod 770 .
5.初始化CVS仓库：
cvs -d /home/cvsroot init
6.为了以后使用时不必每次指定CVS仓库的位置，可以在shell的启动文件中定义CVSROOT环境变量。
如果使用的是bash，则在.bashrc中添加：
CVSROOT=/home/cvsroot;export CVSROOT
如果使用的是csh，则在.cshrc中添加：
setenv CVSROOT /home/cvsroot

完成以上各步后，就可以使用cvs checkout, cvs commit, cvs update等命令来做代码的版本控制/管理了。

“串行”为什么会走红？[转载]

http://article.ednchina.com/PC/20061008114051.htm
近两年，大家听得最多的一个词可能就是串行传输了。从技术发展的情况来看，串行传输方式大有彻底取代并行传输方式的势头，USB取代 IEEE 1284，SATA取代PATA，PCI Express取代PCI……
　　从原理来看，并行传输方式其实优于串行传输方式。通俗地讲，并行传输的通路犹如一条多车道的宽阔大道，而串行传输则是仅能允许一辆汽车通过的乡间公路。以古老而又典型的标准并行口(Standard Parallel Port)和串行口(俗称COM口)为例，并行接口的位宽为8，数据传输率高；而串行接口只有1位，数据传输速度低。在串行口传送1位的时间内，并行口可以传送一个字节。当并行口完成单词“advanced”的传送任务时，串行口中仅传送了这个单词的首字母“a”。

图1：H6A-2-1.TIF 并行接口速度是串行接口的8倍
　　那么，现在的串行传输方式为何会更胜一筹呢？
　　一、并行传输技术遭遇发展困境
　　电脑中的总线和接口是主机与外部设备间传送数据的“大动脉”，随着处理器速度的节节攀升，总线和接口的数据传输速度也需要逐步提高，否则就会成为电脑发展的瓶颈。图2 PC总线的发展

我们先来看看总线的情况。1981年第一台PC中以ISA总线为标志的开放式体系结构，使用了ISA总线，数据总线为8位，工作频率为8.33MHz，这在当时却已经算作“先进技术（Advanced Technology）”了，所以ISA总线还有另一个名字“AT总线”。到了286时，ISA的位宽提高到了16位，为了保持与8位的ISA兼容，工作频率仍为8.33MHz。ISA总线虽然只有16MBps的数据传输率，但直到386时代，都一直是主板与外部设备间最快的数据通道。
　　到了486时代，同时出现了PCI和VESA两种更快的总线标准，它们具有相同的位宽（32位），但PCI总线能够与处理器异步运行，当处理器的频率增加时，PCI总线频率仍然能够保持不变，可以选择25MHz、30MHz和33MHz三种频率。而VESA总线与处理器同步工作，因而随着处理器频率的提高，VESA总线类型的外围设备工作频率也得随着提高，适应能力较差，因此很快失去了竞争力。PCI总线标准成为Pentium时代PC总线的王者，硬盘控制器、声卡到网卡，全部使用PCI插槽。而显卡方面对数据传输速度要求更高，出现了专用的AGP，
　　并行数据传输技术向来是提高数据传输率的重要手段，但是，进一步发展却遇到了障碍。首先，由于并行传送方式的前提是用同一时序传播信号，用同一时序接收信号，而过分提升时钟频率将难以让数据传送的时序与时钟合拍，布线长度稍有差异，数据就会以与时钟不同的时序送达，另外，提升时钟频率还容易引起信号线间的相互干扰，导致传输错误。因此，并行方式难以实现高速化。从制造成本的角度来说，增加位宽无疑会导致主板和扩充板上的布线数目随之增加，成本随之攀升。
　　在外部接口方面，我们知道IEEE 1284并行口的速率可达300kBps，传输图形数据时采用压缩技术可以提高到2MBps，而RS-232C标准串行口的数据传输率通常只有20kbps，并行口的数据传输率无疑要胜出一筹。因此十多年来，并行口一直是打印机首选的连接方式。对于仅传输文本的针式打印机来说，IEEE 1284并行口的传输速度可以说是绰绰有余的。但是，对于近年来一再提速的激光打印机来说，情况发生了变化。笔者使用爱普生6200L在打印2MB图片时，速度差异不甚明显，但在打印7.5MB大小的图片文件时，从点击“打印”到最终出纸，使用USB接口用了18秒，而使用并行口时，用了33秒。这一测试结果说明，现行的并行口对于时下流行的激光打印机来说，已经力难胜任了。
　　二、USB，串行接口浴火重生
　　凤凰涅槃，浴火重生。1995年，由Compaq、Intel、Microsoft和NEC等几家公司推出的USB接口首次出现在PC机上，1998年起即进入大规模实用阶段，作为IEEE 1284并行口和RS-232C串行口的接班人，USB现在已经呈现出大红大紫了。

USB虽然只有一位的位宽，但数据传输速度却比并行口要高，而且具有很大的发展空间。USB设备通信速率的自适应性，使得它可以自动选择HS（High-Speed，高速，480 Mbps）、FS（Full-Speed，全速，12Mbps）和LS（Low-Speed，低速，1.5Mbps）三种模式中的一种。USB总线还具有自动的设备检测能力，设备插入之后，操作系统软件会自动地检测、安装和配置该设备，免除了增减设备时必须关闭PC机的麻烦。

图3 采用差模信号传送方式的USB 图4 差分传输方式具有更好的抗干扰性能
USB接口之所以能够获得很高的数据传输率，主要是因为其摒弃了常规的单端信号传输方式，转而采用差分信号（differential signal）传输技术，有效地克服了因天线效应对信号传输线路形成的干扰，以及传输线路之间的串扰。USB接口中两根数据线采用相互缠绕的方式，形成了双绞线结构，如图3。
　　图4是由两根信号线缠绕在环状铁氧体磁芯上构成的扼流线圈。在单端信号传输方式下，线路受到电磁辐射干扰而产生共模电流时，磁场被叠加变成较高的线路阻抗，这样虽然降低了干扰，但有效信号也被衰减了。而在差动传输模式下，共模干扰被磁芯抵消，但不会产生额外的线路阻抗。换句话说，差动传输方式下使用共模扼流线圈，既能达到抗干扰的目的，又不会影响信号传输。
　　差分信号传输体系中，传输线路无需屏蔽即可取得很好的抗干扰性能，降低了连接成本。不过，由于USB接口3.3V的信号电平相对较低，最大通信距离只有5m。USB规范还限制物理层的层数不超过7层，这意味着用户可以通过最多使用5个连接器，将一个USB设备置于距离主机最远为30m的位置。
　　为了解决长距离传输问题，扩展USB的应用范围，一些厂商在USB规范上添加了新的功能，例如Powered USB和Extreme USB，前者加大了USB的供电能力，后者延长了USB的传输距离。譬如采用CAT5电缆和RJ45连接器，可以简单地将扩展至100m；采用光纤更可扩展至2km，只是成本比CAT5更高。
小知识：双绞线，绞在一起有什么好？
　　双绞线互相缠绕的目的是利用铜线中电流产生的电磁场互相作用抵消邻近线路的干扰并减少来自外界的干扰。每对线在每英寸长度上相互缠绕的次数决定了抗干扰的能力和通讯的质量，缠绕得越紧密其通讯质量越高，所支持的数据传输率越高，制造成本当然也相应提高。双绞线即使外面没有屏蔽层，也能获得很好的抗干扰性能，所以局域网中选用CAT5非屏蔽双绞线（UTP）便能满足传输100Mbps信号的要求，且通信距离可以达到100m。
　　三、差分信号技术：高速信号传输的金钥匙
　　电脑发展史就是追求更快速度的历史，随着总线频率的提高，所有信号传输都遇到了同样的问题：线路间的电磁干扰越厉害，数据传输失败的发生机率就越高，传统的单端信号传输技术无法适应高速总线的需要。于是差分信号技术就开始在各种高速总线中得到应用，我们已经知道，USB实现高速信号传输的秘诀在于采用了差分信号传输方式。

图5 差分信号传输电路

图6 单端信号传输

图7 差分信号传输
差分信号传输技术是20世纪90年代出现的一种数据传输和接口技术，与传统的单端传输方式相比，这种技术具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆，最高传输速率可达1.923Gbps。Intel倡导的第三代I/O技术（3GIO），其物理层的核心技术就是差分信号技术。那么，差分信号技术究竟是怎么回事呢？
　　我们知道，在传统的单端（Single-ended）通信中，一条线路来传输一个比特位。高电平表示1，低电平表示0。倘若在数据传输过程中受到干扰，高低电平信号完全可能因此产生突破临界值的大幅度扰动，一旦高电平或低电平信号超出临界值，信号就会出错，如图6所示。 在差分传输电路中，输出电平为正电压时表示逻辑“1”，输出负电压时表示逻辑“0”，而输出“0”电压是没有意义的，它既不代表“1”，也不代表“0”。而在图7所示的差分通信中，干扰信号会同时进入相邻的两条信号线中，在信号接收端，两个相同的干扰信号分别进入差分放大器的两个反相输入端后，输出电压为0。所以说，差分信号技术对干扰信号具有很强的免疫力。对于串行传输来说，LVDS能够低于外来干扰；而对于并行传输来说，LVDS可以不仅能够抵御外来干扰，还能够抵御数据传输线之间的串扰。
　　因为上述原因，实际电路中只要使用低压差分信号（Low Voltage Differential Signal，LVDS），350mV左右的振幅便能满足近距离传输的要求。假定负载电阻为100Ω，采用LVDS方式传输数据时，如果双绞线长度为10m，传输速率可达400 Mbps；当电缆长度增加到20m时，速率降为100 Mbps；而当电缆长度为100m时，速率只能达到10 Mbps左右。
　　LVDS最早由美国国家半导体公司提出的一种高速串行信号传输电平，由于它传输速度快，功耗低，抗干扰能力强，传输距离远，易于匹配等优点，迅速得到诸多芯片制造厂商和应用商的青睐，并通过TIA/EIA（Telecommunication Industry Association/Electronic Industries Association）的确认，成为该组织的标准（ANSI/TIA/EIA-644 standard）。
　　在近距离数据传输中，LVDS不仅可以获得很高的传输性能，同时还是一个低成本的方案。LVDS器件可采用经济的CMOS工艺制造，并且采用低成本的3类电缆线及连接件即可达到很高的速率。同时，由于LVDS可以采用较低的信号电压，并且驱动器采用恒流源模式，其功率几乎不会随频率而变化，从而使提高数据传输率和降低功耗成为可能。因此，USB、SATA、PCI Express以及HyperTransport普遍采用LVDS技术，LCD中控制电路向液晶屏传送像素亮度控制信号，也采用了LVDS方式。
四、新串行时代已经到来 差分传输技术不仅突破了速度瓶颈，而且使用小型连接可以节约空间。因此，近年来，除了USB和FireWire，还涌现出很多以差分信号传输为特点的串行连接标准，几乎覆盖了主板总线和外部I／O端口，呈现出从并行整体转移到新串行时代的大趋势，串行接口技术的应用在2005年将进入鼎盛时期（图8）。

图8 所有的I/O技术都将采用串行方式
　　● LVDS技术，突破芯片组传输瓶颈
　　随着电脑速度的提高，CPU与北桥芯片之间，北桥与南桥之间，以及与芯片组相连的各种设备总线的通信速度影响到电脑的整体性能。可是，一直以来所采用的FR4印刷电路板因存在集肤效应和介质损耗导致的码间干扰，限制了传输速率的提升。
　　 在传统并行同步数字信号的速率将要达到极限的情况下，设计师转向从高速串行信号寻找出路，因为串行总线技术不仅可以获得更高的性能，而且可以最大限度地减少芯片管脚数，简化电路板布线，降低制造成本。Intel的PCI Express、AMD的HyperTansport以及RAMBUS公司的redwood等第三代I/O总线标准（3GI/O）不约而同地将低压差分信号（LVDS）作为新一代高速信号电平标准。

图9 PCI Express 1X数据通道
　　一个典型的PCI Express通道如图9所示，通信双方由两个差分信号对构成双工信道，一对用于发送，一对用于接收。4条物理线路构成PCI Express 1X。PCI Express 标准中定义了1X、2X、4X和16X。PCI Express 16X拥有最多的物理线路（16×4＝64）。
　　即便采用最低配置的1X体系，因为可以在两个方向上同时以2.5GHz的频率传送数据，带宽达到5Gbps，也已经超过了传统PCI总线1.056Gbps（32bit×33MHz）的带宽。况且，PCI总线是通过桥路实现的共享总线方式，而PCI Express采用所谓的“端对端连接”（如图10），每个设备可以独享总线带宽，因此可以获得比PCI更高的性能。图10 PCI Express端对端连接消除了桥路

AMD的HyperTransport技术与PCI Express极其相似，同样采用LVDS数据通道，其工作频率范围从200MHz到1GHz，位宽可以根据带宽的要求灵活选择2、4、8、16或32位。HyperTransport技术现在被用于南北桥之间的快速通信，今后还将用于其它芯片间的连接。
　　● Serial ATA，为高速硬盘插上翅膀
在ATA-33之前，一直使用40根平行数据线，由于数据线之间存在串扰，限制了信号频率的提升。因此从ATA-66开始，ATA数据线在两根线之间增加了1根接地线正是为了减少相互干扰。增加地线后，数据线与地线之间仍然存在分布电容C2，还是无法彻底解决干扰问题，使得并行ATA接口的最高频率停留在133MHz上。除了信号干扰这一根本原因之外，并行PATA 还存在不支持热插拔和容错性差等问题，采用Serial ATA才完成脱胎换骨的蜕变，使问题得到了解决。
　　Serial ATA 是Intel 公司在IDF 2000 上推出的概念，此后Intel 联合APT、Dell、IBM、Seagate以及Maxtor等几家巨头，于2001年正式推出了SATA 1.0 规范。而在IDF2002春季论坛上，SATA 2.0 规范也已经公布。
　　Serial ATA接口包括4根数据线和3 根地线，共有7 条物理连线。目前的SATA 1.0标准，数据传输率为150MBps，与ATA-133接口133MBps的速度略有提高，但未来的SATA 2.0/3.0可提升到300MBps以至600MBps。从目前硬盘速度的增长趋势来看，SATA 标准至少可以满足未来数年的要求了。

图11 并行ATA的线间串扰
　　● FireWire，图像传输如虎添翼
　　FireWire（火线）是1986年由苹果电脑公司起草的，1995年被美国电气和电子工程师学会（IEEE）作为IEEE 1394推出，是USB之外的另一个高速串行通信标准。FireWire最早的应用目标为摄录设备传送数字图像信号，目前应用领域已遍及DV、DC、DVD、硬盘录像机、电视机顶盒以及家庭游戏机等。
　　FireWire传输线有6根电缆，两对双绞线形成两个独立的信道，另外两根为电源线和地线。SONY公司对FireWire进行改进，舍弃了电源线和地线，形成只有两对双绞线的精简版FireWire，并给它起了个很好听的名字i.Link。
　　FireWire数据传输率与USB相当，单信道带宽为400Mbps，通信距离为4.5m。不过，IEEE 1394b标准已将单信道带宽扩大到800Mbps，在IEEE 1394-2000新标准中，更是将其最大数据传输速率确定为1.6Gbps，相邻设备之间连接电缆的最大长度可扩展到100m。
　　五、串行口能红到哪天？
　　阅读本文之后，如果有人问你关于串行通信与并行通信哪个更好的问题，你也许会脱口而出：串行通信好！但是，我要告诉你，新型串行口之所以走红，那是因为采用了四根信号线代替了传统两根信号线的信号传输方式，由单端信号传输转变为差分信号传输的原因，而“在相同频率下并行通信速度更高”这个基本的道理是永远不会错的，通过增加位宽来提高数据传输率的并行策略仍将发挥重要作用。
　　技术进步周而复始，以至无穷，没有一项技术能够永远适用。电脑技术将来跨入THz时代后，对信号传输速度的要求会更高，差分传输技术是否还能满足要求？是否需要另一种更好的技术来完成频率的另一次突破呢？让我们共同关注。

【转帖】终极谈判：透露一些VIA的Intel芯片组FSB授权谈判情况

历史：
Intel：要想继续获得芯片组FSB授权，必须放弃处理器产品线，可以转卖給其他公司，自拆不算数，卖给台积电和威盛集团的其他公司，如威盛通讯、广达等也不算數。
VIA：如果Intel硬逼則考慮和nVidia合作研發新x86處理器，退出Intel平臺芯片集市場。

基本协议业已达成：
VIA獲得FSB授權以及將來的CSI授權
VIA不能和nVidia合資，只能自己開發CPU和芯片集
VIA的CPU不能使用Intel未来的前端总线（CSI）架构，現有AGTL+ 前端总线可以兼容，VIA CPU不能和Intel CPU同樣物理接口。
四核筆記型CPU以及对应的全集成SoC推出時間須在2008年6月以後，雙核須在2007年12月後。
VIA不能做Intel平臺的高端桌面非整合芯片组，可以推整合芯片组，可以推全線的筆記型及低功耗芯片组。
這一次授權時限仍是5年（正在磋商中）可能VIA要考虑拆分，把處理器部門轉讓到VIA comm。

威盛CPU看来要重出江湖了

前几天看新闻的时候注意到一条消息“惠普选择威盛CPU 在华推节能型商用电脑”，当时印象颇为深刻，因为威盛的CPU在PC上已经消失很久了，这次惠普作为电脑制造领域的主流公司，采用威盛CPU，无疑是对威盛CPU的一种肯定。

威盛在收购Cyrix公司后，即开始涉足通用CPU市场，我记忆中的威盛CPU好像叫C3，后来因为和Intel的专利官司，威盛一度近乎放弃了CPU领域的研发，很少再看到威盛CPU的踪迹了。今年以来，情况似乎发生了变化，威盛频频在笔记本、超移动计算机（UMD，一种介于笔记本和PDA之间的小型电脑）等领域发力，取得了不错的成绩；公司内部的每周新闻邮件中，也多是关于威盛最新CPU C7的消息，不知道是不是意味着威盛将要把业务重心转向CPU领域。北京的研发部门似乎没有做CPU的，不过我还是希望以后能够有机会参与CPU的研发，呵呵。
威盛的芯片组业务营收占其总营收的2/3左右，但威盛与Intel的FSB授权今年4月就到期了，如果不能顺利续约，威盛今后将不能继续生产Intel平台的芯片组了，这对威盛是个巨大的打击。不知两家公司的谈判进行的怎么样了，网上很难找到确切的消息。
希望威盛一路走好！

以下是转载网上的新闻：

惠普选择威盛CPU 在华推节能型商用电脑

赛迪网讯4月13日消息我国台湾威盛技术公司周五宣布，惠普已决定采用其低价、低耗能的处理器，在中国这个蓬勃发展的新兴市场推出新的节能型商务PC。

据外电报道，惠普决定在其新推出的康柏台式机中采用Via处理器，对威盛的处理器业务来说，无疑是个巨大的胜利。

在全球处理器市场，威盛远远落后于竞争对手英特尔和AMD。据市场研究公司MercuryResearch的数据，威盛的市占率只有1％到2％。

惠普计划在精简型客户端(Thinclient)PC上采用Via处理器，这种客户端大量的计算任务往往依赖服务器来完成。选择Via，使惠普成为了第一个在主流市场采用威盛处理器的大型电脑制造商。

据悉，惠普新推出的产品型号为HP Compaq dx2020，采用威盛VIA C7-D桌面处理器，最大功耗只有20瓦。

威盛总经理陈文琦在一份声明中表示，该电脑将在降低能耗和保护环境方面为众多不同规模的中国企业提供机遇和可能，并籍此提升他们的运行管理水平。

我的求职故事[原创]

2006年十一长假过后，便开始了我的求职之旅。我对自己的定位比较明确：希望找个专业对口的公司去做研发，主要是自己比较喜欢做工程类的东西，另外，也觉得如果找其它方面的工作，自己似乎没有什么优势：）；另外在北京上了6年多的学，还是有些感情的，所以希望最好能在北京。按照这两条要求来找，其实没有几家公司。我是学数字集成电路设计的，全国来说，主要是北京、上海和深圳相关的公司多一些；从北京来说，规模比较大，实力比较强的公司主要有威盛电子、中星微电子、华大集成电路和海尔IC，另外，珠海炬力去年刚在北京成立了一家公司，目前还处于创业阶段，人比较少。锁定公司以后，下面就是听宣讲会、投简历、准备笔试和面试了。
海尔IC招聘的时间比较早，是我去面试的第一家公司，这家公司主要做数字电视、机顶盒等，涉及视频编解码，和我的硕士课题还比较相关，另外，该公司还在做我国自己的视频编码标准AVS的芯片设计，我觉得比较有前途，当时还是很想去这家公司的。通知面试的时间是下午2点，我早早的就到了，在等候室等着。海尔IC的面试流程安排的不好，好几组的人过来面试，它不是分组同时面试，而是一个人接着一个人的面试，结果到我面试的时候，差不多下午5点了，感觉稍微有些不爽。面试我的有三，四个人，先让我介绍自己的硕士课题，然后他们对其中的一个模块问了点问题，面试就结束了。由于是第一次面试，有点紧张，感觉自己发挥的不太好。另外，不知道公司是如何选人的，没有笔试，面试也没问什么深入的问题。不管怎么样，回到学校后，我还是给公司的HR发了封感谢信，这是在求职准备中学到的，呵呵。第二天，收到公司HR的邮件，通知我被录取了。当时心里多少有些兴奋和激动，首战告捷呀，有了个offer就不用慌了。谁知，又过了一天，又收到公司HR的邮件，告诉我前面的邮件发错了...我无语了，录取与否，原本都是正常的事情，但这样的遭遇，让我觉得自己被耍了，只好哀悼自己的第一次面试居然给了这么一家公司了：）
接下来是威盛电子。威盛的招聘流程比较正规化，先是开宣讲会，然后网上投简历，接下来是笔试、面试，而且效率很高，十天左右就全部搞定了。为了准备威盛的笔试，我拿起落满尘埃的专业书籍，前往久违的教室去上自习了。威盛的笔试题目质量还是比较高的，涉及的面也比较广，幸亏提前准备了一下，否则可能笔试都过不了，呵呵。笔试后大概两天左右，开始通知面试了。威盛的面试在清华科技园的阳光水吧举行，一共四轮，前两轮是技术面试，过了技术面试后，会去见部门的老大，老大这关过了后，就去见HR了。面试我的第一位面试官，对技术细节很关注，详细的询问我设计中他感兴趣的各个地方，问的我都有点晕头转向了，有一两个问题回答的不是很好，但是也算过了。第二位面试官比较和善一些，主要问一些基础知识及设计中大方向的一些东西，感觉自己回答的还可以。过了两轮技术面试后，下面就是去见部门老大了，这轮有两个人在主持面试，一个在宣讲会上见过，比较和善；另外一个是台湾过来的，不是那么和善，我亲眼见他把一个同学送回去了（据了），当时心想，千万别让他面试我呀。天不遂人愿，我被安排由那位不大和善的面试官面试，我尽自己的努力回答他的问题，同时始终保持着微笑。面试结束的时候，我忐忑不安的等待着，不知道他会让我回去还是让我去见HR，还好，我被送到了HR那里。在HR那边就没什么可谈的了，主要是一些例行的沟通，比如户口、待遇一类的。面试后大概一周，威盛开始发offer了，先是HR打电话通知，然后，部门经理还会给你打个电话，一是祝福，二是介绍下自己的部门，同时回答新人的一些问题，感觉还是比较人性化的。拿到威盛的offer后，基本上就决定签了。因为威盛在业界的水平不错，做芯片组、CPU、GPU及其它一些东西，产品线丰富；另外，威盛的技术实力、管理等在上面所说的那些公司中算是领先的，自己可以学到不少东西。刚毕业的时候，希望能够去家大公司，这样可以使自己的技术路线正规化。
虽然基本决定签威盛了，还是去面了其它三家公司。华大集成电路在高家园的一个小区里面，感觉不大符合我想像中的IC设计公司的形象，太生活化。到了以后，先笔试，笔试后面试，这里面的人比较和善，大家一起探讨了视频解码电路的一些东西。出来后，感觉面试还可以，第二天HR就给我打电话通知录取了，说了工资待遇一类的，让我考虑一下再给答复。炬力北京公司的老总是我导师的同学，和我们实验室以前有过合作，我到了后，先介绍我的导师，然后随便聊了几句，这位老总就说要给我offer了，相当的顺利，呵呵。中星微电子是我面试的最后一家公司，这家公司主要做摄像头芯片，现在在向其它方面拓展，已经在美国纳斯达克上市了，办公环境还是很不错的。中星微电子的面试是这样的：简历投过去以后，各个部门的经理都会看一下，如果谁感兴趣的话，就在简历上写上自己的名字，然后面试的时候就挨个过来面试。我那天总共面了六七位经理，和大部分的经理都相谈甚欢，大概是因为已经有了offer，心里没有压力，比较放得开的缘故吧。中星微电子的offer发的比较晚，面试后一周才给我offer，而在这之前两天我已经和威盛签了三方了，只好很抱歉的告诉了HR，中星微电子还是个挺不错的公司。
我的求职历程在与威盛签了三方后就落下了帷幕，从十一回校后开始找工作，到正式签三方，大概用了差不多一个半月的时间，还算比较顺利，总结一下经验教训，主要有以下几点：
首先是要明确自己的定位，想好自己打算从事的行业与职业，锁定候选公司范围，这样可以减少投简历的盲目性；
其次，要做好笔试准备，现在很多公司第一关就是笔试，如果笔试不过的话，就没有机会了；
接下来，要把以前做过的项目、自己课题的东西整理一下，面试的时候一般都会问到 ；
最后，就是准备一份精美的简历，准备去投吧

我的Google blog第一贴

一直很喜欢使用Google的产品与服务：用Google查找资料、把Gmail作为主力邮箱使用、使用Gtalk和朋友联系、用docs.google写读书笔记等，可以称得上是gfan了：）我是个崇尚"简洁即是美"的人，Google产品的简洁与高效给我留下了深刻的印象。2006年我刚开始写blog的时候，Google的blog服务(blogspot.com)在国内访问不了，只好使用了别的公司提供的blog服务。最近发现blogspot.com基本上可以稳定访问了，于是赶紧申请了自己的Google blog空间，以后自己的blog要以本blog为主了，呵呵。
刚才把blogger.com的功能看了看，发现可以自定义的地方还是挺多的，这对于喜欢新鲜事物的我，无疑是件好事，又有了折腾的空间了：P不过自己在网页制作这方面没啥基础，要恶补一些知识才行，基本的HTML语法都忘得差不多了，更别提CSS等高级的玩意了。
我在百度空间已经有了一个生活blog了，打算把这个blog用作技术blog，涉及的技术主要有数字IC设计、EDA软件使用、从事的专业领域的知识以及日常开发用到的一些GNU/Linux工具，希望blog能够记录我学习的过程，见证我是如何从一个初出校门的菜鸟成长为IC设计的专业人士的（希望能够顺利成长啊：P），偶尔也会有一些业界的最新资讯；另外，会写或转载一些和自己的兴趣爱好相关的东西，譬如Open Source、家庭理财等方面。尽量多写些原创性的东西，也是个锻炼自己写作能力的方法。更新可能不会太勤，有所思则有所写、有所得亦有所记；无，则无。要把写blog当成一种享受，而不能作为一种任务：）